产 品 公 司 介 绍


 

 
   【打印此页】 【返回】
 
 
 最大可编程逻辑器件供应商之一 　

开发软件

MAX+PLUSII 普遍认为MaxplusII是最优秀的PLD开发平台之一，适合开发中小规模PLD/FPGA

QuartusII 新一代FPGA/PLD开发软件，适合新器件和大规模FPGA的开发，将逐步取代MaxplusII。

HDL综合工具: Altera公司为MaxplusII的用户开发了 MaxplusII Advance Synthsis 这样一个工具，安装后可以直接使用，是MaxplusII的一个插件，用这个插件进行语言综合，比直接使用MaxplusII综合的效果好。

SOPC Builder :配合QuartusII，可以完成集成CPU的FPGA芯片的开发工作

DSP Builder: QuartusII与Mathlab的接口，利用IP核在Mathlab中快速完成数字信号处理的仿真和最终FPGA实现

软件下载 目前有两种免费软件可以下载：

1. MaxplusII Baseline版 ，支持30,000门以下所有设计,支持原理图,AHDL语言，支持波形仿真,时间分析,编程下载.约40M

2. QuartusII Web版免费下载

MaxplusII/QuartusII License申请 如有问题请参阅 常见问题 栏目

IP 库介绍

主流芯片

  • MAX7000S/AE， MAX3000A ： 5v/3.3vEEPOM工艺PLD，是ALTERA公司销量最大的产品，已生产5000万片，从从32个到1024个宏单元。 MAX3000A是Altera公司99年推出的3.3v 低价格EEPOM工艺PLD,从32个到512个宏单元,结构与MAX7000基本一样。 MAX7000数据资料下载 MAX3000A数据资料下载
5v 3.3v 3.3v 2.5v 宏单元 备注
EPM7032S EPM7032AE EPM3032A EPM7032B 32  
EPM7064S EPM7064AE EPM3064A EPM7064B 64
EPM7128S EPM7128AE EPM3128A EPM7128B 128
EPM7256S EPM7256AE EPM3256A EPM7256B 256
  EPM7512AE EPM3512A EPM7512B 512
  • FLEX10KE/ACEX1K FLEX10KE是98推出的2.5vSRAM工艺 PLD(FPGA),从3万门到25万门，主要有10K30E,10K50E,10K100E,带嵌入式存储块(EAB) 较早期的型号还有FLEX10K(5V),FLEX10KA(3.3v),5v的10K和3.3v的10KA已基本不推广，10KE目前也已使用较少，逐渐被ACEX1K和Cyclone取代。 ACEX1K是2000年推出的2.5v低价格SRAM工艺PLD(FPGA),结构与10KE类似,带嵌入式存储块(EAB),部分型号带PLL，主要有1K10, 1K30, 1K50,1K100。 FLEX10K资料下载 ACEX1K资料下载
2.5v 2.5v 逻辑单元（LE）数量 嵌入式RAM块 备注
EP1K10 576 3 每个RAM块容量为4Kbit
EPF10K30E EP1K30 1728 6
EPF10K50E EP1K50 2880 10
EPF10K100E EP1K100 4992 12
  • FLEX6000 5v/3.3vSRAM工艺,较低价格的CPLD(FPGA),结构与10K类似，但不带嵌入式存储块，目前已使用较少，逐渐被ACEX1K和Cyclone取代 FLEX6K资料下载
5v 3.3v 逻辑单元（LE）数量 备注
EPF6010A 880  
EPF6016 EPF6016A 1320
EPF6024 EPF6024A 1960

  • APEX20K/20KE 99年推出的大规模2.5v/1.8v SRAM工艺CPLD(FPGA）,带PLL,CAM,EAB,LVDS,从3万门到150万门 APEX20K/20KE资料下载
2.5v 1.8v 逻辑单元（LE）数量 嵌入式RAM块 备注
  EP20K60E 2560 16 每个RAM块容量为4Kbit
EP20K100 EP20K100E 4160 26
EP20K200 EP20K200E 8320 52
  EP20K300E 11520 72
EP20K400 EP20K400E 16640 104
  EP20K600E 24320 152
  EP20K100E 38400 160
  EP20K1500E 51840 216
  • APEXII APEX的高密度SRAM工艺的FPGA,规模超过APEX，支持LVDS,PLL,CAM,用于高密度设计 APEXII 资料下载
    1.5v 逻辑单元（LE）数量 嵌入式RAM块数量 备注
    EP2A15 16640 104 每个RAM块容量为4Kbit
    EP2A25 24320 623
    EP2A40 38400 655
    EP2A70 67200 1147
    EP2A90 89280 1524
  • Stratix ：altera最新一代SRAM工艺大规模FPGA,集成硬件乘加器,芯片内部结构比Altera以前的产品有很大变化 Stratix资料下载
1.5v 逻辑单元 LE 512bit RAM块 4Kbit RAM块 512K MegaRAM块 DSP块 备注
EP1S10 10570 94 60 1 6

每个DSP块可实现4个9x9乘法/累加器

RAM块可以另加奇偶校验位

EP1S20 18460 194 82 2 10
EP1S25 25660 224 138 2 10
EP1S30 32470 295 171 4 12
EP1S40 41250 384 183 4 14
EP1S60 57120 574 292 6 18
EP1S80 79040 767 364 9 22
EP1S120 114140 1118 520 12 28
型号（1.5V） 逻辑单元 锁相环 M4K RAM 块 备 注
EP1C3 2,910 1 13 每块RAM为4Kbit，可以另加1位奇偶校验位
EP1C4 4,000 2  
EP1C6 5,980 2 20
EP1C12 12,060 2 52
EP1C20 20,060 2 64
  • Excalibur 片内集成CPU（ARM922T）的PLD/FPGA产品
1.8v 逻辑单元（LE） ARM Cores Processor RAM Kbits 嵌入式RAM Kbits
EPXA1 4160 1 384 52
EPXA4 16640 1 1536 208
EPXA10 38400 1 3072 320
  • Mercury SRAM工艺FPGA，8层全铜布线，I/O性能及系统速度有很大提高，I/O支持CDR(时钟-数据自动恢复）,支持DDR SDRAM接口，内部支持四端口存储器，LVDS接口最高支持到1.25G，用于高性能高速系统设计,适合做高速系统的接口。
1.5v 逻辑单元（LE）数量 CDR通道数 嵌入式RAM块数量 备注
EP1M120 4800 8 12 每个RAM块容量为4Kbit
EP1M350 14400 18 28
  • Stratix GX : Mercury 的下一代产品，基于Stratix器件的架构，集成3 .125G高速传输接口，用于高性能高速系统设计。
  • 配置EEPROM 用于配置SRAM工艺FPGA的EEPROM，EPC2以上的芯片可以用电缆多次擦写
型号 容量 适用型号(详细内容请参阅数据手册） 电压 常用封装
EPC1441 （不可擦写) 441K bits 6K,10K10-10K30，1K10 3.3/5v 自动选择（可在软件中设定） 8 脚 DIP
EPC1 （不可擦写) 1M bits 10K30E/1K30，10K/1K50,更大芯片要多片级连 3.3/5v 自动选择（可在软件中设定） 8 脚 DIP
EPC2 （可重复擦写） 2M bits 10K/1K/20K100以下，更大芯片要多片级连 3.3/5v 管脚控制（请查阅数据手册） 20 脚 PLCC
EPC8 （可重复擦写） 8M bits     100脚 PQFP
EPC16（可重复擦写） 16M bits     88 脚 BGA
型号 容量 适用型号(详细内容请参阅数据手册） 常用封装
EPCS1 1M bits EP1C3,EP1C4,EP1C6（压缩模式）

8 脚 SOIC

EPCS4 4M bits 所有Cyclone型号

8 脚 SOIC

  • Nois软处理器 ：verilog编写的一个32位/16位可编程CPU核，可以集成到各种FPGA中，Altera提供免费开发软件用于软件和硬件开发
  • 必读资料 ：
下载电缆的制作与使用 : 5v电缆 3.3v电缆 ByteblasterII电缆 如何配置6K/10K/1K/20K 芯片的外形与封装

点击数：4709  录入时间：2005-6-13 【打印此页】 【返回】